版本更新说明

版本号	更新日期	更新说明
V1.0	2025.08.29	初始版本

杰理方案咨询(QQ号:371116160　邮箱:sales@yunthinker.com

产品安全规范

1、电源选型
　a、注意供电场景，严格控制输入电压 范围。
　　供电至VPWR，不和IOVDD短接（≤5.5V，如3.7V锂电池/5V适配器应用），
　　或供电至VPWR，和IOVDD短接（≤3.4V，如3.0V 2节干电池应用）。
　b、注意供电保护，防过压/过流/反接/浪涌等。
2、电容选型
　a、注意容值随电压升高而下降，请确保工作电压下的容值（优选0402或更大尺寸的封装）。
　b、请使用原装电容（非拆机、劣质电容），以保证容值和品质。
　c、主控VPWR处耦电容耐压值要 求≥16V，主控其他电容耐压 值≥6.3V;
　　其它外设电容依据 其工作要求选择（防止滴滴，过冲击穿）。
3、静电选型
　a、整机静电标准必须 ≥（接触±4KV，空气±8KV）。
　b、天线输入端必须加ESD管，请使用推荐型号。
4、浪涌选型
　a、抗浪涌值一般要求≥ ±4SV（根据实际应用场景 调整），建议留有余量设计 。
　b、VPWR输入端必须加TVS管，请使用推荐型号。

设计注意事项

1、电源：
　1) 内置电源输入单元，支持供电至VPWR（不和IOVDD短接，输入≤5.5V；和IOVDD短接，输入≤3.4V）。
　2) IOV DDF认认3V电源域输出，不可关断，电压档位可设，2.1V≤IOVDD≤3.4V，Imax=120mA(包含主控IO消耗)；连接外设时，应避免过载输出。
　3) HPVDD是APA音频模块的电源输入端，和VPWR短接（或合并），其电压大小依定APA模块输出功率。
2、音频：
　1) 内置1路16位Audio DAC，支持1路单端输出（固定出口PA5，必须外挂PA）；
　2) 内置1路16位Audio ADC，支持AIN_x(x代表A通道)，可选MIC或AUX输入，支持单端或差分，支持输入≤1.5Vpp@单端（或2.8Vpp@差分）。
　单端时，输入可选AIN_APx。差分时，AIN_APx为正端，AIN_ANx为负端，x代表0/1/2/3/4通道。
　注1：MIC内电容单端输入，固定接PA7（和MIC_BIAS合体，可省外部上拉偏置电阻）；
　注2：MIC_BIAS（固定出口PA7），和AIN_AP4合体，一般用于MIC供电，可选内置上拉0.5K~10KΩ输出。
　注3：AIN_AN（固定出口PA6），和AIN_AP3 合体，一般用于差分负端输入。
　3) 内置APA模拟D类功放单元，支持桥式负载（BTL）输出模式，支持单端阻直或差分直推4ohm、8ohm喇叭，不支持立体声。
　注：APAP/APAN，若无音频应用，可用作其Ⅰ0输出，一般仅用于PWM或UART_TX外设，"APA输出电压"必须限制在"外设的电源域"。
3、IO:
　1) 除固定IO，其他IO根据需求，依据芯片规格书IO说明进行灵活分配。
　2) 所有GPIO均可配置唤醒口（边沿触发），软关机唤醒时，IO状态可保持。
　3) PA0做串口烧写功能时，需把制PA0对地电容尽量小（比如控制在1nF以内）。
　4) PA0/USBDM/USBDP上电默认下拉，PB0上电默认上拉。
　5) USBDM可配上拉180KΩ、下拉1 5KΩ、USBDP可配上拉1.5KΩ、下拉15KΩ。其他IO可配内部上下拉10KΩ/100KΩ/1MΩ。
　6) PB3/PB6/PA0为高压IO，耐压≤（5.5V或2倍IOVDD中最小值），只能弱驱（8mA）。
　USBDM/DP可做普通IO（驱动电流8mA），其余IO驱动电流可选3/8/2/4/D-/5mA四档。
　注：若无USB功能应用，USBDM/DP一般仅用于IO按键或输入检测功能等。
　7) ISP、SFC、SPIB、RTC、内置触摸、ADC检测、音频AUDIO等外设，均为固定IO，严禁随意分配。
　8) IIC、ALINK（IIS）、SPI1/2、UART、SD、TIMER/PWM/CAP、MCPWM、CLKOUT等外设，支持crosbar映射，可灵活分配IO，支持映射到除PF组外的IO，如PA组、PB组等。
　9) RF、晶振、模拟AUDIO等信号相邻IO，严禁分配高速跳变信号，且应做好隔离，避免干扰。

IO名词解析

VPWR：芯片供电输入端（不和IOVDD短接，输入≤5.5V，和IOVDD短接，输入≤3.4V）。
IOVDD：芯片LDO输出端（不可关断），驱动电流120mA（包括主控IO消耗）；
THx：内置触摸（x为通道）；
ADCx：ADC采样输入检测（x为通道）；
APAx：音频处理器（D类功放）；
MIC_BIAS：MIC供电，可选内置上拉0.5K~10KΩ输出，x为通道；
AIN_x：模拟音频单端/差分输入（x为通道），其中AIN_xN为差分负端输入（专用）；
dac：音频DAC输出（需外挂PA）；
update：串口升级IO;
hvx：耐高压IO;
pu：上电开机初始状态为上拉；
pd：上电开机初始状态为下拉；
AVSS：模拟地；
VSS：数字地或主系统地；

最小系统参考

（IO外设，根据需求拓展）



AGND走线要求

AGND处走线要求：
1、PCB Layout需要分地（区分AGND和GND）
2、AGND走线顺序：音频设备AGND-> 主控AGND管脚-> 功放Bypass电容地
或总电源供电入口GND处短接。
即MIC/AUX/PA等音频模拟地，单独大面积走线至 主控AGND管脚，再从
主控AGND管脚，单独走线到功放Bypass电容地或总电源供电入口GND处短接
注：若电路板空间有限，可尝试修改短接点，如在AGND管脚处和
主控衬底地GND就近短接。

BT ANT



1、ESD管严禁省掉，请选用以下推荐型号（0402封装）：
　ST0321D4S、RST9361MA、ESD2D005LA
2、IT型匹配网络参数，以实际样机调试结 果为准。
3、优选弹F天线。

XTAL



晶振选型规格：
1、负载电容: 12PF。
2、频偏偏差: ±10PPM以内。

MCU

烧写场景说明

烧写场景 \ 烧写说明	预留烧写测试点	备注
USB更新程序	VPWR、USBDM、USBDP、GND	
串口更新程序	VPWR、PA0、GND	

预留测试点，方便烧写、升级、测试



TEST POINT

供电场景说明

供电场景 \ 供电说明	输入电压	适用场景
供电至VPWR（不和IOVDD短接）	≤5.5V	如3.7V锂电池/3 节干电池、DC5V适配器/USB5V接口等
供电至VPWR（和IOVDD短接）	≤3.4V	如2 节干电池应用

方案1：供电至VPWR，不和IOVDD短接（≤5.5V）



方案2：供电至VPWR，和IOVDD短接（≤3.4V）



POWER